半導體元件製造

外部圖片連結
外部圖片連結
	Photo of the interior of a clean room of a 300mm fab run by TSMC

半導體元件製造是用於製造半導體元件的過程，通常是積體電路（IC），如電腦處理器、微控制器和記憶晶片（如NAND快閃記憶體和DRAM），這些元件存在於日常電子裝置中。這是一個多步微影和物理化學過程（包括熱氧化、薄膜沉積、離子佈植、蝕刻等步驟），在此過程中，電子電路逐漸在晶圓上建立，晶圓通常由純單晶半導體材料製成。矽幾乎總是被使用，但各種化合物半導體被用於專業應用。

製造過程在高度專業化的半導體製造工廠中執行，也稱為晶圓廠或"fabs"，^[1] 其核心部分是"潔淨室"。在更先進的半導體元件（如現代14/10/7奈米節點）中，製造過程可能需要長達15周的時間，行業平均為11-13周。^[2]在先進的製造設施中，生產完全是自動化的，自動化材料處理系統負責從機器到機器的晶圓傳送。^[3]

單個晶片在稱為晶片分離或晶圓切割的過程中從成品晶圓中分離出來。然後，晶片可以進行進一步的組裝和封裝。^[4]

在製造工廠內，晶圓在稱為FOUPs的特殊密封塑料盒中傳送。在許多晶圓廠中，^[3] FOUPs包含內部氮氣氛，^[5]^[6] 有助於防止晶圓上的銅氧化。^[7] 銅在現代半導體中用於布線。處理裝置和FOUPs的內部比潔淨室周圍的空氣更乾淨。這種內部氣氛被稱為微環境，有助於提高晶圓上工作裝置的數量。這個微環境位於一個EFEM（英語：EFEM）（裝置前端模組）內，^[8] 它允許一台機器接收FOUPs，並將來自FOUPs的晶圓引入機器。此外，許多機器還在清潔的氮氣或真空環境中處理晶圓，以減少污染並提高過程控制。^[3] 製造工廠需要大量液氮來維持生產裝置和FOUPs內的氣氛，這些裝置不斷地用氮氣淨化。^[5]^[6] FOUP和EFEM之間還可以有一層氣簾，有助於減少進入FOUP的濕度量，並提高產量。^[9]^[10]

製造製程中使用的機器製造公司包括ASML、Applied Materials和Lam Research。

晶圓

典型的晶片是用極度純淨的矽以柴可拉斯基法、泡生法等方式長成直徑12英寸（300公釐）的單晶圓柱錠（梨形人造寶石）。這些矽碇被切成晶片大約0.75公釐厚並拋光為非常平整的表面。

一旦晶圓準備好之後，很多工藝步驟對於生產需要的半導體積體電路是必要的。總之，這些步驟可分成四組：

前端製程
後端製程
測試
封裝

製程

在半導體製程中，不同的生產工序可歸為如下四類：沉積、清除、製作布線圖案、以及電學屬性的調整。

前端製程

"前端製程"指的是在矽上直接形成電晶體。雙極二極體，mos管等

二氧化矽

金屬層

互聯

晶片測試

晶片處理高度有序化的本質增加了對不同處理步驟之間度量方法的需求。晶片測試度量裝置被用於檢驗晶片仍然完好且沒有被前面的處理步驟損壞。當一塊晶片測量失敗次數超過一個預先設定的閾值時，晶片將被廢棄而非繼續後續的處理製程。

元件測試

封裝

塑料或陶瓷封裝牽涉到固定裸晶（die）、連接裸晶墊片至封裝上的針腳並密封整塊裸晶。微小的接合線（bondwires，請參考打線接合）用來連接裸晶電片到針腳上。在早期1970年代，接線是靠手工搭接，但現今已經仰賴特製的機器去完成同樣的工作。傳統上，這些接線由黃金組成，引導至一片鍍銅的含鉛導線架（lead frame）。由於鉛是有毒的，現今廠商大多為了遵守有害物質限用指令（RoHS）而不再使用含鉛材料。

晶片尺寸封裝（Chip Scale Package）是另一種封裝技術。大部分的封裝，如雙列直插封裝（dual in-line package），比實際隱藏在內部的裸晶大好幾倍，然而 CSP 晶片就可以幾乎等同於原本裸晶的大小，一片 CSP 可以在晶圓還沒切割之前就建構在每個裸晶上。

封裝過的晶片會再加以測試以確保它們在封裝過程中沒被損壞，以及裸晶至針腳上的連接作業有正確地被完成，接著就會使用雷射在封裝外殼上刻蝕出晶片名稱和編號。

步驟列表

晶片處理
- 濕洗
- 平版照相術
- 微影Litho
- 離子移植IMP
- 蝕刻（干法蝕刻、濕法蝕刻、電漿蝕刻（英語：Plasma etching））
- 熱處理
  - 快速熱退火Annel
  - 熔爐退火
  - 熱氧化
- 化學氣相沉積 (CVD)
- 物理氣相沉積 (PVD)
- 分子束磊晶 (MBE)
- 電化學沉積 (ECD)，見電鍍
- 化學機械平坦化 (CMP)

IC Assembly and Testing 封裝測試

有害材料標誌

許多有毒材料在製造過程中被使用。這些包括：

有毒元素摻雜物比如砷、硼、銻和磷
有毒化合物比如砷化三氫、磷化氫和矽烷
易反應液體、例如過氧化氫、發煙硝酸、硫酸以及氫氟酸

工人直接暴露在這些有毒物質下是致命的。通常IC製造業高度自動化能幫助降低暴露於這一類物品的風險。

歷史

當線寬遠高於10微米時，純淨度還不像今天的元件生產中那樣至關緊要。但隨著元件變得越來越整合，無塵室也變得越來越乾淨。今天，工廠內是加壓過濾空氣，來去除哪怕那些可能留在晶片上並形成缺陷的最小的粒子。半導體製造產線裡的工人被要求穿著無塵衣來保護元件不被人類污染。

在利潤增長的推動下，在1960年代半導體元件生產遍及德克薩斯州和加州乃至全世界，比如愛爾蘭、以色列、日本、台灣、韓國和新加坡，現今已成為全球產業。

半導體生產商的領袖大都在全世界擁有產線。英特爾，世界最大的生產商之一，以及在美其他頂級生產商包括台積電（台灣）、三星（韓國）、德州儀器（美國）、超微半導體（美國）、聯電（台灣）、東芝（日本）、NEC電子（日本）、意法半導體（歐洲）、英飛凌（歐洲）、瑞薩（日本）、索尼（日本），以及恩智浦半導體（歐洲）在歐洲和亞洲都有自己的裝置。

在2006年，在美國有大約5000家半導體和電子零件生產商，營業額達1650億美元^[11]。

商用 MOSFET 節點的時間表

參考文獻

^ 參照錯誤：沒有為名為berlin-regression-methods的參考文獻提供內容
^ 8 Things You Should Know About Water & Semiconductors. China Water Risk. 11 July 2013 [2023-01-21]. （原始內容存檔於2023-07-23）（美國英語）.
^ ^3.0 ^3.1 ^3.2 Yoshio, Nishi, Handbook of Semiconductor Manufacturing Technology, CRC Press, 2017
^ Lei, Wei-Sheng; Kumar, Ajay; Yalamanchili, Rao. Die singulation technologies for advanced packaging: A critical review. Journal of Vacuum Science & Technology B, Nanotechnology and Microelectronics: Materials, Processing, Measurement, and Phenomena. 2012-04-06, 30 (4). ISSN 2166-2746. doi:10.1116/1.3700230.
^ ^5.0 ^5.1 Advanced FOUP purge using diffusers for FOUP door-off application | IEEE Conference Publication | IEEE Xplore. ieeexplore.ieee.org. [2024-01-17]. （原始內容存檔於2023-12-19）.
^ ^6.0 ^6.1 450mm FOUP/LPU system in advanced semiconductor manufacturing processes: A study on the minimization of oxygen content inside FOUP when the door is opened | IEEE Conference Publication | IEEE Xplore. ieeexplore.ieee.org. [2024-01-17]. （原始內容存檔於2023-12-19）.
^ Moisture Prevention in a Pre-Purged Front-Opening Unified Pod (FOUP) During Door Opening in a Mini-Environment | IEEE Journals & Magazine | IEEE Xplore. ieeexplore.ieee.org. [2024-01-17]. （原始內容存檔於2024-03-25）.
^ Kure, Tokuo; Hanaoka, Hideo; Sugiura, Takumi; Nakagawa, Shinya. Clean-room Technologies for the Mini-environment Age (PDF). Hitachi Review. 2007, 56 (3): 70–74 [2021-11-01]. CiteSeerX 10.1.1.493.1460 . S2CID 30883737. （原始內容存檔 (PDF)於2021-11-01）.
^ A Numerical Study on the Effects of Purge and Air Curtain Flow Rates on Humidity Invasion Into a Front Opening Unified Pod (FOUP) | IEEE Journals & Magazine | IEEE Xplore. ieeexplore.ieee.org. [2024-01-17]. （原始內容存檔於2024-04-23）.
^ Performance of Different Front-Opening Unified Pod (FOUP) Moisture Removal Techniques With Local Exhaust Ventilation System | IEEE Journals & Magazine | IEEE Xplore. ieeexplore.ieee.org.
^ Barnes報告（頁面存檔備份，存於網際網路檔案館）「2006美國工業和市場展望」

外部連結

半導體製造（頁面存檔備份，存於網際網路檔案館） - www.SiliconFarEast.com
Intel's Animated step-by-step process（頁面存檔備份，存於網際網路檔案館）
NEC Electronics' Virtual Factory Tour
半導體 Glossary
半導體材料製程
矽熱氧化計算機（頁面存檔備份，存於網際網路檔案館）

參見

[berlin-regression-methods-1] 參照錯誤：沒有為名為berlin-regression-methods的參考文獻提供內容

[2] 8 Things You Should Know About Water & Semiconductors. China Water Risk. 11 July 2013 [2023-01-21]. （原始內容存檔於2023-07-23）（美國英語）.

[auto4-3] 3.0 ^3.1 ^3.2 Yoshio, Nishi, Handbook of Semiconductor Manufacturing Technology, CRC Press, 2017

[4] Lei, Wei-Sheng; Kumar, Ajay; Yalamanchili, Rao. Die singulation technologies for advanced packaging: A critical review. Journal of Vacuum Science & Technology B, Nanotechnology and Microelectronics: Materials, Processing, Measurement, and Phenomena. 2012-04-06, 30 (4). ISSN 2166-2746. doi:10.1116/1.3700230.

[auto-5] 5.0 ^5.1 Advanced FOUP purge using diffusers for FOUP door-off application | IEEE Conference Publication | IEEE Xplore. ieeexplore.ieee.org. [2024-01-17]. （原始內容存檔於2023-12-19）.

[auto3-6] 6.0 ^6.1 450mm FOUP/LPU system in advanced semiconductor manufacturing processes: A study on the minimization of oxygen content inside FOUP when the door is opened | IEEE Conference Publication | IEEE Xplore. ieeexplore.ieee.org. [2024-01-17]. （原始內容存檔於2023-12-19）.

[7] Moisture Prevention in a Pre-Purged Front-Opening Unified Pod (FOUP) During Door Opening in a Mini-Environment | IEEE Journals & Magazine | IEEE Xplore. ieeexplore.ieee.org. [2024-01-17]. （原始內容存檔於2024-03-25）.

[auto6-8] Kure, Tokuo; Hanaoka, Hideo; Sugiura, Takumi; Nakagawa, Shinya. Clean-room Technologies for the Mini-environment Age (PDF). Hitachi Review. 2007, 56 (3): 70–74 [2021-11-01]. CiteSeerX 10.1.1.493.1460 . S2CID 30883737. （原始內容存檔 (PDF)於2021-11-01）.

[9] A Numerical Study on the Effects of Purge and Air Curtain Flow Rates on Humidity Invasion Into a Front Opening Unified Pod (FOUP) | IEEE Journals & Magazine | IEEE Xplore. ieeexplore.ieee.org. [2024-01-17]. （原始內容存檔於2024-04-23）.

[auto5-10] Performance of Different Front-Opening Unified Pod (FOUP) Moisture Removal Techniques With Local Exhaust Ventilation System | IEEE Journals & Magazine | IEEE Xplore. ieeexplore.ieee.org.

[11] Barnes報告（頁面存檔備份，存於網際網路檔案館）「2006美國工業和市場展望」

[12] 2015年全球智慧型手機出貨12.93億支，華為躍升全球第三並突破一億支大關. [2016-01-14]. （原始內容存檔於2022-12-03）.

[13] IDC：全球十大PC廠商將有兩家退出市場. 2015年11月07日

[14] 2015年全球互联网公司市值前20强排名. [2016-06-27]. （原始內容存檔於2024-02-05）.

[15] The World’s Biggest Public Companies. Forbes. [2016年6月2日]. （原始內容存檔於2017年1月19日）（英語）.

[1]

[2]

[3]

[4]

[5]

[6]

[7]

[8]

[9]

[10]

[11]

[1]

[2]

[3]

[4]

閱論編半導體封裝
二極體	DO-204 DO-213 / MELF DO-214 / SMA / SMB / SMC SOD
電晶體	SOT / TSOT TO-3 TO-5 TO-18 TO-66 TO-92 TO-126 TO-220 TO-263 / D2PAK
單列式	SIP / SIL
雙列式	DFN DIP / DIL Flat Pack SO / SOIC SOP / SSOP TSOP / TSSOP ZIP
四排式	LCC PLCC QFN QFP QUIP / QUIL
柵陣列式	球柵陣列封裝嵌入式晶圓級球柵陣列平面網格陣列封裝插針網格陣列封裝
晶圓	COB COF COG 晶片級封裝覆晶技術層疊式封裝包被式封裝通用積體電路卡晶圓級封裝
相關主題	電子封裝電子封裝尺寸列表積體電路封裝積體電路封裝類型列表
備註：通常一種封裝會包含數個或數種電路模組，例如使用電晶體封裝的電子穩壓器。

半導體元件製造

金屬氧化物半導體場效電晶體
010 µm – 1971 006 µm – 1974 003 µm – 1977 1.5 µm – 1981 001 µm – 1984 800 nm – 1987 600 nm – 1990 350 nm – 1993 250 nm – 1996 180 nm – 1999 130 nm – 2001 090 nm – 2003 065 nm – 2005 045 nm – 2007 032 nm – 2009 022 nm – 2012 014 nm – 2014 010 nm – 2016 007 nm – 2018 005 nm – 2020 003 nm – 2022
未來 002 nm ~ 2024
電晶體數量互補式金屬氧化物半導體半導體元件（多閘極電晶體）摩爾定律電晶體數量半導體半導體產業納電子學
閱論編