雙倍數據速率
在計算中，以雙倍數據速率（英語：double data rate，縮寫：DDR）執行的電腦匯流排在定時器訊號的上下行訊號邊緣傳輸數據[1]。此方式或稱為雙泵浦和雙過渡。術語切換模式用於NAND快閃記憶體的上下文中。
概述
[編輯]設計定時器電子電路的最簡單方法是讓它在定時器訊號的每個完整周期內（上行和下行）執行一次傳輸。但此時設計者要求時鐘訊號每次傳輸改變兩次（而數據線每次傳輸最多改變一次）。在高頻寬模式下執行時，訊號完整性限制會影響時鐘頻率[來源請求]。通過使用定時器的兩路訊號邊緣，數據訊號以同等限制頻率執行，繼而使數據傳輸速率翻倍。
該技術已用於微處理器前端匯流排、 Ultra-3 SCSI 、擴充匯流排（AGP 、PCI-X[2]）、影像記憶體（GDDR）、主主記憶體（RDRAM和DDR1~DDR5系列）以及AMD速龍64處理器上的HyperTransport匯流排。近期，此技術被用於需要高數據傳輸速度的其他系統（例如模擬數碼轉換器的輸出）。 [3]
雙倍數據速率不應與雙連結混淆，在雙連結中，每個主記憶體通道同時訪問兩個RAM模組。兩者互不隸屬，而許多主機板通過在雙連結組態中使用雙倍數據速率主記憶體來同時運用這兩種技術。
雙倍（或四倍）數據速率的替代方案是使鏈路自我定時器（InfiniBand和PCI Express採用了此替代方案）。
頻寬與頻率的關係
[編輯]描述雙泵匯流排的頻寬可能會令人困惑。每個計時器訊號邊緣被稱為拍，每個周期有兩個節拍（一個上拍和一個下拍）。從技術上講，赫茲是每秒周期的單位，但很多人指的是「每秒傳輸次數」。嚴謹用法一般稱「500兆赫，雙倍數據速率」或「1000MT/s 」，但很多人隨便指的是「100兆赫匯流排」（即使沒有訊號周期快於500兆赫）。
DDR SDRAM普及了以每百萬位元組/每秒為位元速率單位參照匯流排頻寬的技術，使用100兆赫定時器執行的DDR SDRAM稱為DDR-200（在其每秒200MT數據傳輸速率以上），以該數據速率執行的64位元（8位元組）寬DIMM稱為PC-1600（在其每秒1600兆峰值（理論）頻寬以上）。同樣，1.6 GT/s傳輸速率DDR3-1600別稱PC3-12800。
雙倍數據速率模組常用名稱的部分範例如下：
| 名稱 | 主記憶體時鐘（MHz） | I/O 匯流排時鐘（MHz） | 數據速率 | 理論頻寬 |
|---|---|---|---|---|
| DDR-200、PC-1600 | 100 | 100 | 200MT/每秒 | 1.6 GB/秒 |
| DDR-400、PC-3200 | 200 | 200 | 400MT/每秒 | 3.2 GB/秒 |
| DDR2-800、PC2-6400 | 200 | 400 | 800MT/每秒 | 6.4 GB/秒 |
| DDR3-1600、PC3-12800 | 200 | 800 | 1600MT/每秒 | 12.8 GB/秒 |
| DDR4-2400、PC4-19200 | 300 | 1200 | 2400MT/每秒 | 19.2 GB/秒 |
| DDR4-3200、PC4-25600 | 400 | 1600 | 3200MT/每秒 | 25.6 GB/秒 |
| DDR5-4800、PC5-38400 | 300 | 2400 | 4800MT/每秒 | 38.4 GB/秒 |
| DDR5-6400、PC5-51200 | 400 | 3200 | 6400MT/每秒 | 51.2 GB/秒 |
DDR SDRAM 僅在數據線上使用雙倍數據速率信令。地址和控制訊號仍會在每個定時器周期（準確地說是在時鐘的上升緣）向DRAM傳送一次訊號，並且在定時器周期中指定時序參數（例如CAS延遲）。一些不太常見的DRAM介面，（特別是LPDDR2 、 GDDR5和XDR DRAM）使用雙倍數據速率傳送命令和地址。 DDR5使用兩條7位雙倍數據速率命令/地址匯流排連接到每個DIMM，其中一個暫存器主記憶體的定時器驅動器晶片將其轉換為每個記憶晶片的14位元SDR匯流排。
參見
[編輯]- DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM、DDR4 SDRAM、DDR5 SDRAM
- GDDR 、 GDDR3 、 GDDR4 、 GDDR5、GDDR6
- 裝置位元速率列表
- 泵送（電腦系統）
- 四倍數據速率
參考文獻
[編輯]- ^ Hennessy, John L.; Patterson, David A. Computer architecture: a quantitative approach. Amsterdam: Morgan Kaufmann. 2007: 314 [2022-01-01]. ISBN 0-12-370490-1. （原始內容存檔於2022-01-01）.
- ^ Schmid, Patrick. PCI Express Battles PCI-X. Tom's Hardware Guide.
- ^ AD9467 ADC (PDF). Analog Devices. [2022-01-01]. （原始內容存檔 (PDF)於2014-06-30）.