跳转到内容

File:MIPS Architecture (Pipelined).svg

页面内容不支持其他语言。
这个文件来自维基共享资源
维基百科，自由的百科全书

原始文件 （SVG文件，尺寸为800 × 500像素，文件大小：56 KB）

摘要

描述
English: The stage-by-stage architecture of a MIPS microprocessor with a pipeline. Although the memory is shown twice for clarity of the pipeline, MIPS architectures have only one memory bank (i.e. von Neumann architecture).
日期
来源 自己的作品
作者 Inductiveload
授权
(二次使用本文件)
Public domain 我，本作品著作权人，释出本作品至公有领域。这适用于全世界。
在一些国家这可能不合法；如果是这样的话，那么：
我无条件地授予任何人以任何目的使用本作品的权利，除非这些条件是法律规定所必需的。
其他版本 rkrkgkf
SVG开发
InfoField
 
该SVG的源代码为无效代码，因为发现了1个问题。
 
本W3C无效的矢量图使用Inkscape创作.
 
此SVG 文件使用了内嵌文本，可以轻松翻译。

说明

添加一行文字以描述该文件所表现的内容
带有流水线的MIPS微处理器的逐级结构。虽然为了使流水线清晰，内存显示了两次，但MIPS架构只有一个内存库（即冯-诺依曼架构）。

此文件中描述的项目

描绘内容

创作作者 简体中文（已转写）

某些值没有维基数据项目

作者姓名字符串 简体中文（已转写）：​Inductiveload
网址：​https://commons.wikimedia.org/wiki/user:Inductiveload
维基媒体用户名 简体中文（已转写）：​Inductiveload

版权状态 简体中文（已转写）

受版权保护，并由版权所有者释出于公有领域 简体中文（已转写）

文件来源 简体中文（已转写）

上传者的原创作品 简体中文（已转写）

文件历史

点击某个日期/时间查看对应时刻的文件。

日期/时间缩⁠略⁠图大小用户备注
当前2009年1月22日 (四) 17:082009年1月22日 (四) 17:08版本的缩略图800 × 500（56 KB）Inductiveload{{Information |Description={{en|1=The stage-by-stage architecture of a MIPS microprocessor with a pipeline. Although the memory is shown twice for clarity of the pipeline, MIPS architectures have only one memory bank (i.e. von Neumann architecture).}} |So
2009年1月22日 (四) 17:082009年1月22日 (四) 17:08版本的缩略图800 × 500（56 KB）Inductiveload{{Information |Description={{en|1=The stage-by-stage architecture of a MIPS microprocessor with a pipeline. Although the memory is shown twice for clarity of the pipeline, MIPS architectures have only one memory bank (i.e. von Neumann architecture).}} |So

以下2个页面使用本文件：

全域文件用途

以下其他wiki使用此文件：

元数据

此文件中包含有扩展的信息。这些信息可能是由数码相机或扫描仪在创建或数字化过程中所添加。

如果此文件的源文件已经被修改，一些信息在修改后的文件中将不能完全反映出来。

检索自“https://zh.wikipedia.org/wiki/File:MIPS_Architecture_(Pipelined).svg”